

(11)Publication number:

06-334692

(43)Date of publication of application: 02.12.1994

(51)Int.CI.

H04L 25/08 HO3H 17/00

HO3M 13/12 HO4L 27/01

(21)Application number: 05-124228

(71)Applicant:

SONY CORP

(22)Date of filing:

26.05.1993


(72)Inventor:

SATO TERUO

(54) VITERBI EQUALIZER

(57)Abstract:

PURPOSE: To improve the determining accuracy and speed of transmission characteristics by modelling the impulse responses between a transmitter and a receiver by the method of least squares. CONSTITUTION: A synchronizing signal pattern part is detected when reception signals are supplied to an input terminal 1, the prescribed coefficient matrix of a ROM 4a is read in a transmission line characteristic estimation p art 4, the impulse responses between the transmitter and the receiver are modelled by the method of least squares with the above-mentioned detected pattern part as a reference signal and a channel response is identified. Thus, the impulse responses between the transmitter and the receiver can be uniquely modelled, the model determined in such a manner is the model to minimize errors in the meaning of least square estimation and superior equalization characteristics can be obtained as a result. Also, since the coefficient matrix which is calculated in advance and stored in the ROM 4a the U/V decomposed value or the inverse matrix of the coefficient matrix is used, the number of times of arithmetic processings can be small and a high speed processing becomes possible as a result.



LEGAL STATUS

[Date of request for examination]

25.11.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-334692

(43)公開日 平成6年(1994)12月2日


(51) Int.Cl. ⁵ H 0 4 L 25/08 H 0 3 H 17/00 H 0 3 M 13/12	識別記号 B A	庁内整理番号 9199-5K 7037-5J 8730-5J	FΙ	技術表示箇所
H04L 27/01		9297-5K	H04L 審査請求	27/00 K 未請求 請求項の数3 OL (全 17 頁)
(21)出廢番号	特願平5-124228		(71)出願人	ソニー株式会社
(22)出願日	平成5年(1993)5	月26日	(72)発明者	東京都品川区北品川6丁目7番35号 ソニー株式会社内
		•		

(54) 【発明の名称】 ビタビ等化器

(57)【要約】

【目的】 送信機及び受信機間の伝送特性を精度良く、 かつ高速に決定することができるようにすることを目的 とする。

【構成】 受信信号データ系列中からの同期信号データ部を検出する同期信号データ検出手段3と、この同期信号データ検出手段3により検出された同期信号データ部を参照信号として最小2乗法を用いて送信機と受信機と間のインパルス応答をモデル化する伝送路特性推定手段4と、この伝送路特性推定手段4にて最小2乗法を用いる際の係数マトリックスを予め計算して、データとして書き込んだROM4aと、この伝送路特性推定手段4により得られる伝送モデルを基にしてビタビアルゴリズムを用いて送信データ系列を復号する復号手段とより成るものである。



本発明ビタビ等化器の例

【特許請求の範囲】

【請求項1】 受信信号データ系列中からの同期信号データ部を検出する同期信号データ検出手段と、該同期信号データ検出手段により検出された同期信号データ部を参照信号として、最小2乗法を用いて送信機と受信機と間のインパルス応答をモデル化する伝送路特性推定手段と、該伝送路特性推定手段にて最小2乗法を用いる際の係数マトリックスを予め計算してデータとして書き込んだROMと、前記伝送路特性推定手段により得られる伝送モデルを基にしてビタビアルゴリズムを用いて送信データ系列を復号する復号手段とより成ることを特徴とするビタビ等化器。

【請求項2】 請求項1記載のビタビ等化器において、 前記ROMに書き込むデータを係数マトリックスをL・ U分解した後の値とするようにしたことを特徴とするビ タビ等化器。

【請求項3】 請求項1記載のビタビ等化器において、 前記ROMに書き込むデータを前記係数マトリックスの 逆行列とするようにしたことを特徴とするビタビ等化 器。

【発明の詳細な説明】

100011

【産業上の利用分野】本発明は例えば自動車電話等に使 用して好適なビタビ等化器に関する。

[0002]

【従来の技術】米国、欧州及び日本においては、自動車電話方式のディジタル化が進められている。この自動車電話の如き移動体通信では自動車の様に高速で移動局と基地局との間に高層ビル等が介在することによりいわゆるマルチパスの影響を受けて、基地局及び移動局間の伝送特性が大幅に劣化してしまうので、エラーの少ないデータ伝送が困難であった。しかも、この等価的な伝送特性が時々刻々変動する。

[0003] この様な移動通信システムにおいて、エラーの少ない受信を実現するためには、こうした伝送特性を補正する等化技術が不可欠である。

【0004】従来斯る等化技術として基地局と移動局と 間の伝送特性を用いて送信データを最尤系列推定に基づ いて復号するビタビ等化器が提案されている。

【0005】このビタビ等化器の基本構成は図4に示す 如きものであり、ここでは、この図4に示すビタビ等化器を欧州の自動車電話で採用されているGSM(グループスペシャルモーバル)方式に適用した例につき述べる。

【0006】この図4においては入力端子1に供給される受信信号をピタビ推定部2を構成するプランチメトリック計算回路21に供給すると共にこの受信信号を同期信号データ検出部3に供給し、この同期信号データ検出部3よりの同期信号データを伝送路特性推定部4に供給する。

【0007】この欧州で採用されたGSM方式の基地局から移動局(自動車)への通話チャンネルは図5A及びBに示す如きフレーム構成となっている。この各タイムスロットは図5Bに示す如くその中央部に既知のパターンを有する同期信号パターン(SYNCパターン)が付加されて送られてくるので、この伝送路特性推定部4ではこの同期信号パターンを利用して送信機と受信機との間に介在する伝送系のインパルス応答(以下チャンネルレスポンスという。)を推定する。

【0008】このGSM方式の場合にはGMSK(ガウシャンミニマムシフトキーイング)という変調方式が採用されているが、高周波伝送系は復調器を通すことによりベースバンド信号に変換されるので、以下では説明を単純化するためにベースバンドにおける信号処理として話を進める。

[0009] このGSM方式においては、同期信号パターンとして8種類のデータ系列が予め指定されており、その内の1つの系列を図6に示す。この同期信号パターンを利用してチャンネルレスポンスをモデル化する従来の一般的な手順を説明する。

【0010】今、チャンネルレスポンスが図7で示される様なケースを例題として取り上げることにする(現実には、このチャンネルレスポンスは未知である。)。この図7において、時間軸方向の単位は、シンボルの送出間隔に等しい。この図7の同期信号パターンは図6の同期信号パターンである。この様なチャンネルレスポンスを有する伝送系を通過した時に受信される同期信号データは次式で表される。

[0011]

【数1】

$$y_{i} = \sum_{n=-k}^{k} h_{n} \cdot X_{i-n}$$

ここで y_i は受信信号、 x_i は同期信号パターン、 h_i はチャンネルレスポンスを表す。また、夫々シンボル時間間隔Tでサンプリングされた値である。

 $[0\ 0\ 1\ 2]$ 数1に従って同期信号パターン部に対応する受信信号を計算すると図7で示される様な出力信号が得られる。この受信機側において、既知である情報は同期信号パターン x_i と受信信号 y_i である。

【0013】従来のこの伝送路特性推定部4のモデル化の処理手順は、まず受信信号と同期信号パターンとの相関をとることによって同期信号データ部を検出する。

【0014】次にこの同期信号データ部と同期信号パタ ーンとの相互相関関数 r _i を計算する。

[0015]

【数2】

$$r_{j} = \sum_{n=-ln}^{+lp} x_{n} \cdot y_{n+j}$$

【0016】次にこの相互相関関数 r_j の最大値を用いて正規化を行なう。このようにして計算された相互相関

関数を図7に示す。この相互相関関数によりチャンネル レスポンスを推定し、ブランチメトリック計算回路 2 1 に供給する。

【0017】このチャンネルレスポンスを推定した後 で、ビタビアルゴリズムを用いて送信データ系列を復号 する。図8に一般化した伝送路等価モデルを示す。ここ では、この図8の一般化した伝送路等価モデルを具体的 にそのチャンネルレスポンス長を限定してモデル化した 図9の例について話を進める。

【0018】この図9のようにモデル化するとそれは 拘束長=4

符号化率 r = 1/1

$$G = \sum_{n=-1}^{\infty} h_n \langle T_{n+1} \rangle$$

 $= h_{-1} \langle T_0 \rangle + h_0 \langle T_1 \rangle + h_{+1} \langle T_2 \rangle + h_{+2} \langle T_3 \rangle$

ものとする。 【0021】この図9に示す伝送路等価モデルにおける 伝送路の内部状態の遷移を表すトレリス図を図10に示 す。この図10の各状態節点 S_i に対応する3文字のア ルファベットは各タイムスロットにおけるシフトレジス 夕の内部状態を表すものとする。 ここでシフトレジスタ は〈+1〉と〈-1〉との値をとるので、表現の都合上 それぞれH及びLと表すこととする。尚この図10では 通常用いられる格子構造図に変形を加えて、情報入力シ ンボル(-1)が入力された場合には実線で、また情報 入力シンボル〈+1〉が入力された場合には破線で示す 様な遷移が発生することを表している。

ここで〈 T_j 〉はレジスタ T_j に格納された内容を表す

【0022】一方ブランチメトリック計算回路21に受 信信号データ Y_k を入力してぞの遷移に関する尤度を計 算する。その尤度を量るための計量として幾つか提案さ れているが、ビタビ復号器における最も一般的な評価尺 度であるハミング距離を広義に適用する。

【0023】今タイムスロット t (k) におけるブラン チメトリックは次式で計算される。

[0024]

[数4] b (k, $S_i \to S_n$) = $|Y_k - G_k|$ ここで、 Y_k は受信信号データであり、また G_k は等価 **伝送路モデルから送出されるシンボルであって、数3で** 計算される値をとる。

【0025】このブランチメトリック計算回路21に得 られるブランチメトリックをACS (Add Compare Sele ct) 回路22に供給する。このACS回路22は、加算 器と比較器とセレクタとから構成され、各状態におい て、このブランチメトリックとパスメトリック記憶回路 23に記憶されている1タイムスロット前のパスメトリ ックとを加算してその値の小さい方を尤もらしい生き残 りパスとして選択する。ここでパスメトリックとは、生 の畳み込み符号器と見ることができる。但し、通常の畳 み込み符号器と異なる点は加算器71が線形動作をおこ なうこと及びシフトレジスタ T_0 , T_1 , T_2 及び T_3 に入力されるシンボルは〈+1)と〈-1)との2値で あり、またシフトレジスタの各出力はチャンネルレスポ ンス h_{-1} , h_0 , h_{+1} 及び h_{+2} に相当する重みを付けた 後に加算器71で加えられることの2点である。

【0019】このようにモデル化した場合に送出される シンボルGは次式で表される。

[0020]【数3】

き残りパスにおけるブランチメトリックを合算した値で ある。

【0026】このACS回路22の出力信号を正規化回 路24を介してパスメトリック記憶回路23に供給する と共にこのACS回路22の出力信号を最尤パス検出回 路25に供給する。

【0027】この最尤パス検出回路25は最小のパスメ トリック値を有するパスを検出してそのパスに対応した パスメモリ26の内容を復号データとして出力する。 こ のパスメモリ26は情報ビット列を推定して記憶してお くメモリである。

【0028】このビタビ等化器を構成する論理ユニット を図11に示す。この図11において、各計量はそれぞ れ次の様な内容を表すものとする。

[0029]

P(k-1, S_i):タイムスロットt(k-1)にお いて状態節点Siに到達した生き残りパスが有するパス メトリック

P $(k-1, S_j)$:タイムスロットt(k-1)にお いて状態節点S_j に到達した生き残りパスが有するパス メトリック

b(k, $S_i \rightarrow S_n$):タイムスロットt(k)におい て状態節点 S_i から状態節点 S_n への遷移に対応するブ ランチメトリック

b (k, $S_j \rightarrow S_n$) :タイムスロット t (k) におい て状態節点 S_{j} から状態節点 S_{n} への遷移に対応するブ ランチメトリック

[0030]

 $M(k-1, S_i)$:タイムスロットt(k-1)にお いて状態節点S;に到達した生き残りパスが有するパス

 $M(k-1, S_j):$ タイムスロットt(k-1)にお いて状態節点 S_j に到達した生き残りパスが有するパス

メモリ

 $\langle -1 \rangle$, $\langle +1 \rangle$: タイムスロット t (k) において 送出されたと推定される情報シンボル

 $P(k, S_n):$ タイムスロット t(k) において状態 節点 S_n に到達した生き残りパスが有するパスメトリック

 $M(k, S_n):$ タイムスロット t(k) において状態 節点 S_n に到達した生き残りパスが有するパスメモリ [0031] ここで、拘束長をkとすると、状態数は 2^{k-1} だけ存在するので、図 11 に示す論理ユニットの数 も基本的には状態数 2^{k-1} だけ必要となる。更に図 4 に 示したビタビ等化器のブロック構成の様に正規化回路 2 4 を設けて、パスメトリック記憶回路 2 3 の規模を減らし、またパスメトリック計算時におけるオーバーフローを防ぐ方式が一般的である。

【0032】この正規化の具体的な処理としては、まずパスメトリックの最小値を検出し次にその値を各パスメトリック量から減算する処理が行なわれる。このようにしてセレクトされた生き残りパスの数は、状態数と同じく 2^{k-1} だけ存在することになる。

【0033】各タイムスロットにおいて、生き残りパスを選択する操作とそのパスに対応するパスメトリックとパスメモリ26を更新する操作を繰り返す。この操作を十分に長い時間にわたって行なうとある時間以前においては、同一のパスにマージすることが知られており、この様子を図12に示す。最新の処理時点から遡ってパスがマージするまでのパスの長さを打ち切りパス長と呼んでいる。

【0034】図11のパスメモリーの更新のしかたはそれぞれの状態により決定する。例えば"LLL"の論理ユニットでは〈-1〉、"HLL"の論理ユニットでは〈+1〉と決り、以下同様に決まる。

【0035】最尤判定では最小のパスメトリック値を有するパスを検出してそのパスに対応したパスメモリの内容を打ち切りパス長(通常拘束長の3倍から4倍程度に設定される)分さかのぼった時点の情報シンボルとして出力する。

【0036】この従来のビタビ等化器の信号処理の流れを図13のフローチャートを用いて説明する。先ず受信信号データ Y_k が入力端子1に供給されたときに同期信号パターンを検出し(ステップS1)、この受信信号データ Y_k の同期信号パターンと予め記憶されている同期信号パターンとの相互相関関数を伝送路特性推定部4において計算し(ステップS2)チャンネルレスポンスを推定する(ステップS3)。次にブランチメトリック計算回路21はブランチメトリックの計算を行い(ステップS4)、続いてN番目のステートについて計算を開始する(ステップS5)。

【0037】次に1タイムスロット前のステート-1のアドレスを設定し(ステップS6)、次にこの設定した

アドレスのパスメトリック記憶回路23に記憶されたパスメトリックを読み込み(ステップS7)、このパスメトリックをステップS4で計算したブランチメトリックとACS回路22で加算し、この加算出力をレジスタP1に格納する(ステップS8)。

【0038】次にステップS9では、1タイムスロット前のステート-2のアドレスの設定を行い、この設定したアドレスのパスメトリック記憶回路23に記憶されたパスメトリックを読み込み(ステップS10)、このパスメトリックをステップS4で計算したブランチメトリックとACS回路22で加算し、この加算出力をレジスタP2に格納する(ステップS11)。

【0039】次にこのACS回路22で、このレジスタ P1及びP2の各格納値の比較及びセレクトの動作を行い(ステップS12, S13)、そのセレクト値を出力し(ステップS14)、この値でパスメトリック記憶回路23を更新する(ステップS15)と共にパスメモリ26を更新する(ステップS16)。

【0040】上述したステップS5からステップS16までの処理を、状態数 2^{k-1} だけ繰り返す(ステップS17)。以上の処理が終了した後、最尤パス検出回路25によって最小のパスメトリック値を有するパスを検出し(ステップS18)、さらにパスメトリックの最小値を各パスメトリック量から減算することにより正規化の処理を行う(ステップS19)。

【0041】続いて最尤パス検出回路25によって最尤パスのアドレスを設定し(ステップS20)、パスメモリ26の内容を復号データとして出力する(ステップS21)。

【0042】斯る従来のビタビ等化器においては図7のチャンネルレスポンスと相互相関関数 r_j とを比較するとある程度の精度でチャンネルレスポンスを推定できることが確認できるが、その反面、本来ならば出現してはならない「偽のインパルスレスポンス」も検出されてしまうことが露呈している。この原因は同期信号パターンの自己相関関数 a_j を計算してみれば明らかである。

[0043]

【数5】

$$a_{j} = \sum_{n=-l}^{+lp} \chi_{n} \cdot \chi_{n+j}$$

【0044】こうして計算した自己相関関数を図7に示す。この図7から明らかなように主ピーク以外にもかなり大きなレベルを有する幾つかのピークが存在し、これがチャンネルレスポンスを推定する際にその精度を劣化させる要因となっていた。

【0045】本発明者は斯る点に鑑み精度の良い等化特性を得ることができるビタビ等化器を先に提案した。

【0046】この先に提案したビタビ等化器の例につき 説明するに、本例においては図4の伝送路特性推定部4 を以下述べる如く構成する。チャンネルレスポンスとし

【0050】この誤差Eを最小とするようにインパルス

列 h_n を決定する如くする。本例においては最小2乗法

を適用する。このため数7をh,について偏微分する如

くする。 【0051】

【数8】

て図8に示すようにモデル化する。このようにモデル化すれば、受信されるであろうと予想される信号 y_i は前述の数1で表される。

【0047】一方、実際に受信された信号を Y_i と表すと、i番目のシンボルに関する誤差 ε_i は次式で表される。

[0048]

【数 6 】 $\epsilon_i = y_i - Y_i$ この誤差の 2 乗和Eを求める。

[0049]

【数7】

$$E = \sum_{i=-1}^{+m} \varepsilon_i^2$$

$$= \sum_{i=-1}^{+n} \left\{ \sum_{n=-km}^{+kp} h_n \cdot \chi_{i-n} - Y_i \right\}^2$$

 $\frac{\partial E}{\partial h_n} = 2 \sum_{i=-1}^{+m} \left\{ \sum_{n=-km}^{+kp} h_n \cdot \chi_{i-n} - Y_i \right\} \chi_{i-n}$ = 0

この数8に、n=-km, -(km-1), $\cdots 0$, \cdots $\cdots + (kp-1)$, $+k_p$ を代入すると次式に示す連立 方程式が得られる。

$$= \begin{bmatrix} \sum_{i=-1}^{+m} X_{i+km} Y_i \\ \sum_{i=-1}^{+m} X_{i+km-1} Y_i \\ \sum_{i=-1}^{m} X_{i-kp} Y_i \end{bmatrix}$$

【0053】この連立方程式の係数マトリックスは、対称マトリックスとなるので各要素についての計算は全てについて行なう必要はない。更にこの連立方程式を解くには係数マトリックスをまずLU分解してから解くのが一般的である。本例による伝送路特性推定部4は以上の手段によって、チャンネルレスポンスを精度良く決定することができる。

【0054】本例のビタビ等化器の信号処理の流れを図 14のフローチャートを用いて説明する。先ず受信信号 データ Y_k が入力端子1に供給されたときに、同期信号パターン部を検出する(ステップS1)。この同期信号パターン部の検出は受信信号データ Y_k と予め記憶されている同期信号パターンとの相関をとることにより行なう。

【0055】次に伝送路特性推定部4において、この検 出された同期信号パターン部を参照信号として、最小2 乗法を用いて送信機と受信機との間のインパルス応答を モデル化する(ステップS2)と共にチャンネルレスポ ンスを推定する(ステップS3)。

【0056】次に、ブランチメトリック計算回路21は プランチメトリックの計算を行い(ステップS4)、続 いてN番目のステートについて計算を開始する(ステップS5)。

【0057】次に1タイムスロット前のステート-1のアドレスを設定し(ステップS6)、次にこの設定したアドレスのパスメトリック記憶回路23に記憶されたパスメトリックを読み込み(ステップS7)、このパスメトリックをステップS4で計算したブランチメトリックとACS回路22で加算し、この加算出力をレジスタP1に格納する(ステップS8)。

【0058】次にステップS 9では、1タイムスロット前のステートー2のアドレスの設定を行い、この設定したアドレスのパスメトリック記憶されたパスメトリックを読み込み(ステップS 10)、このパスメトリックをステップS 4で計算したブランチメトリックとA C S 回路 22で加算し、この加算出力をレジスタ P 2 に格納する(ステップS 11)。

【0059】次にこのACS回路22で、このレジスタ P1及びP2の各格納値の比較及びセレクトの動作を行 い(ステップS12, S13)、そのセレクト値を出力 し(ステップS14)、この値でパスメトリック記憶回 路23を更新する(ステップS15) と共にパスメモリ 26を更新する(ステップS16)。

【 $0\,0\,6\,0$ 】上述したステップ $S\,5$ からステップ $S\,1\,6$ までの処理を、状態数 2^{k-1} だけ繰り返す(ステップS

17)。以上の処理が終了した後、最尤パス検出回路25によって最小のパスメトリック値を有するパスを検出し(ステップS18)、さらにパスメトリックの最小値を各パスメトリック量から減算することにより正規化の処理を行う(ステップS19)。

【0061】続いて最尤パス検出回路25によって最尤パスのアドレスを設定し(ステップS20)、パスメモリ26の内容を復号データとして出力する(ステップS21)。

【0062】本例は上述の如く同期信号パターン部を参照信号として最小2乗法を用いて送信機と受信機との間のインパルス応答をモデル化しているので、送信機と受信機との間のインパルス応答を一義的にモデル化することができる利益がある。

【0063】また本例は上述の如く伝送モデルは最小2 乗法により推定しているので、誤差が最小となるモデル であり、良好な等化特性が得られる利益がある。

[0064]

【発明が解決しようとする課題】然しながら前述数9を演算処理する場合に演算処理回数が多く、この演算処理に時間がかかる不都合があった。即ち、数9において、例えばパラメータを(1+m)=11, km=2, kp=2, チャンネルレスポンス長=5としたとき、以下のような連立方程式が得られる。

[0065]

【数10】

$$\begin{cases} +11.0 & -1.0 & +1.0 & -3.0 & +1.0 \\ -1.0 & +11.0 & +1.0 & +1.0 & -3.0 \\ +1.0 & +1.0 & +11.0 & +3.0 & -1.0 \\ -3.0 & +1.0 & +3.0 & +11.0 & +3.0 \\ +1.0 & -3.0 & -1.0 & +3.0 & +11.0 \end{cases} \begin{pmatrix} h_{-2} \\ h_{-1} \\ h_{0} \\ h_{+1} \\ h_{+2} \end{pmatrix} = \begin{pmatrix} +10.10 \\ -0.70 \\ +11.50 \\ +1.50 \\ +3.10 \end{pmatrix}$$

【 $0\ 0\ 6\ 6$ 】 このようにしてパラメータを(1+m) = 5, (1+m) = $1\ 1$, (1+m) = $2\ 1$ としたときの モデル化して処理したときの演算結果を図 $1\ 5$ に示すと 共に演算処理回数を図 $1\ 6$ に示す。

【0067】図150演算結果はパラメータを(1+m)=5, (1+m)=11, (1+m)=21としたときも図7のチャンネルレスポンス(k_i)と比較して明らかな如く、極めて精度良く同定できることが確認できる。

【0068】また演算処理回数は図16に示す如く、パラメータを(1+m)=5としたとき、係数マトリックスの乗算(MPY)が75回、右辺VeCの乗算(MPY)が25回、L・U分解の乗算(MPY)が30回、 MAT (DIV)が10回 前進及び後退代入の乗算(M

PY) が20回、除算 (DIV) が5回であり、パラメータを (1+m) =11としたとき、係数マトリックスの乗算 (MPY) が165回、右辺VeCの乗算 (MPY) が55回、L・U分解の乗算 (MPY) が30回、除算 (DIV) が10回、前進及び後退代入の乗算 (MPY) が20回、除算 (DIV) が5回であり、パラメータを (1+m) =21としたとき、係数マトリックスの乗算 (MPY) が315回、右辺VeCの乗算 (MPY) が105回、L・U分解の乗算 (MPY) が30回、除算 (DIV) が10回、前進及び後退代入の乗算 (MPY) が20回、除算 (DIV) が5回である。【0069】この図16から明らかなように、この演算 処理回数は係数マトリックスを求める処理過程及びL・U分解時における乗算回数が支配的である。

【0070】本発明は斯る点に鑑み、基地局及び移動局間の伝送特性を精度良く、かつ高速に決定することができるようにすることを目的とする。

[0071]

【課題を解決するための手段】本発明ビタビ等化器は例えば図1に示す如く、受信信号データ系列中からの同期信号データ部を検出する同期信号データ検出手段3と、この同期信号データ検出手段3により検出された同期信号データ部を参照信号として最小2乗法を用いて送信機と受信機と間のインパルス応答をモデル化する伝送路特性推定手段4と、この伝送路特性推定手段4にて最小2乗法を用いる際の係数マトリックスを予め計算して、データとして書き込んだROM4aと、この伝送路特性推定手段4により得られる伝送モデルを基にしてビタビアルゴリズムを用いて送信データ系列を復号する復号手段とより成るものである。

【0072】本発明ビタビ等化器は、上述においてこの ROM4aに書き込むデータを係数マトリックスをし・ U分解した後の値とするようにしたものである。

【0073】また本発明ビタビ等化器は上述において、 このROM4aに書き込むデータをこの係数マトリック スの逆行列としたものである。

[0074]

【作用】本発明によれば同期信号データを参照信号として、最小2乗法を用いて送信機と受信機との間のインパルス応答をモデル化しているので送信機と受信機との間のインパルス応答を一義的にモデル化でき、こうして決定されたモデルは最小2乗推定の意味において、誤差最

小となるモデルであり、結果的に良好な等化特性が得られると共にROM4 aに予め計算した係数マトリックス、そのL・U分解した値、又はこの係数マトリックスの逆行列を書き込んであり、この伝送路特性推定手段4で最小2乗法により演算するときにこのROM4 aに予め計算して、書き込んでおいた係数マトリックス、そのL・U分解した値、又はこの係数マトリックスの逆行列を使用するのでこのときの演算処理回数が少なくて良くなり、それだけ高速に処理できる。

[0075]

【実施例】以下、図1~図3を参照して本発明ビタビ等化器の一実施例につき説明しよう。この図1において図4に対応する部分には同一符号を付し、その詳細説明は省略する。図1においても、図4に示す如く、入力端子1に供給される受信信号をビタビ推定部2を構成するブランチメトリック計算回路21に供給すると共にこの受信信号を同期信号データ検出部3に供給し、この同期信号データ検出部3よりの同期信号データを伝送路特性推定部4に供給する。

【0076】本例においても上述の如く、この伝送路特性推定部4において、同期信号パターンを利用して送信機と受信機との間のインパルス応答(チャンネルレスポンス)をモデル化するのに、この同期信号を参照信号として最小2乗法を用いて行う如くする。

【0077】この場合本例においては数9の係数マトリックス

【数11】

$$\begin{cases} \sum_{i=-1}^{+m} X_{i}^{2} + km & \sum_{i=-1}^{+m} X_{i+km}^{X_{i+km-1}} & \cdots & \sum_{i=-1}^{+m} X_{i+km}^{X_{i-kp}} \\ \sum_{i=-1}^{+m} X_{i+km-1}^{X_{i+km}} & \sum_{i=-1}^{+m} X_{i}^{2} + km - 1 & \sum_{i=-1}^{+m} X_{i+km-1}^{X_{i-kp}} \\ \sum_{i=-1}^{+m} X_{i-kp}^{X_{i+km}} & \sum_{i=-1}^{+m} X_{i-kp}^{X_{i+km-1}} & \sum_{i=-1}^{+m} X_{i}^{2} - kp \end{cases}$$

を予め計算し、ROM4aに記憶しておき、この伝送路 特性推定部4において数9を演算するときにこのROM 4aに記憶した係数マトリックスを使用する如くする。

【0078】この係数マトリックス(数11)はモデル 化するチャンネルレスポンス長及び数9のパラメータを設定すれば、伝送路特性に関係なく一義的に決定される。

【0079】例えば数9のパラメータをkm=2kp=2(1+m)=11,チャンネルレスポンス長=5としたときの係数マトリックスは

【数12】

$$\begin{bmatrix} +11.0 & -1.0 & +1.0 & -3.0 & +1.0 \\ -1.0 & +11.0 & +1.0 & +1.0 & -3.0 \\ +1.0 & +1.0 & +11.0 & +3.0 & -1.0 \\ -3.0 & +1.0 & +3.0 & +11.0 & +3.0 \\ +1.0 & -3.0 & -1.0 & +3.0 & +11.0 \end{bmatrix}$$

である。

【0080】このROM4aには、予想できる必要数の係数マトリックスを予め計算しテーブルとして、記憶しておく如くする。このROM4aにこの係数マトリックスを格納するときは図3に示す如く、まず同期信号パターンを特定し(ステップS1)、係数マトリックスを計

算し (ステップS 2) 、その後、このROM4 aにこの 係数マトリックスをテーブルとして格納する (ステップ S 3)。

【0081】その他は図4について説明した従来のビタビ等化器と同様に構成する。

【0082】以下図2のフローチャートを用いて本例の動作につき説明する。先ず受信信号データ Y_k が入力端子1に供給されたときに、同期信号パターン部を検出する(ステップS1)。この同期信号パターン部の検出は受信信号データ Y_k と予め記憶されている同期信号パターンとの相関をとることにより行う。

【0083】次に伝送路特性推定部4において、ROM4aの所定の係数マトリックスを読みだす(ステップS2)と共にこの検出された同期信号パターン部を参照信号として最小2乗法を用いて送信機と受信機との間のインパルス応答をモデル化し(ステップS3)、チャンネルレスポンスを同定する(ステップS4)。

【0084】この場合数9の演算を行うのにROM4aに予め計算し格納した係数マトリックスを使用するので、この演算が不用であり、それだけ高速にこのチャンネルレスポンスを同定することができる。

【0085】次にブランチメトリック計算回路21はブランチメトリックの計算を行い(ステップS5)、続いてN番目のステートについて計算を開始する(ステップS6)。次に1タイムスロット前のステート-1のアドレスを設定し(ステップS7)、次にこの設定したアドレスのパスメトリック記憶回路23に記憶されたパスメトリックを読み込み(ステップS8)、このパスメトリックをステップS5で計算したブランチメトリックとACS回路22で加算し、この加算出力をレジスタP1に格納する(ステップS9)。

【0086】次にステップS10では、1タイムスロット前のステートー2のアドレスの設定を行い、この設定したアドレスのパスメトリック記憶されたパスメトリックを読み込み(ステップS11)、このパスメトリックをステップS5で計算したブランチメトリックとACS回路22で加算し、この加算出力をレジスタP2に格納する(ステップS12)。

【0087】次にこのACS回路22で、このレジスタ P1及びP2の各格納値の比較及びセレクトの動作を行い(ステップS13, S14)、そのセレクト値を出力し(ステップS15)、この値でパスメトリック記憶回 路23を更新する(ステップS16)と共にパスメモリ26を更新する(ステップS17)。

【0088】上述したステップS6からステップS17までの処理を、状態数 2^{k-1} だけ繰り返す(ステップS18)。以上の処理が終了した後、最尤パス検出回路25によって最小のパスメトリック値を有するパスを検出し(ステップS19)、さらにパスメトリックの最小値を各パスメトリック量から減算することにより正規化の処理を行う(ステップS20)。

【0089】続いて最尤パス検出回路25によって最尤パスのアドレスを設定し(ステップS20)、パスメモリ26の内容を復号データとして出力する(ステップS22)。

【0090】本例は上述の如く同期信号パターン部を参照信号として最小2乗法を用いて送信機と受信機との間のインパルス応答をモデル化しているので、送信機と受信機との間のインパルス応答を一義的にモデル化することができる利益がある。

【0091】また本例は上述の如く伝送モデルは最小2 乗法により推定しているので、誤差が最小となるモデル であり、良好な等化特性が得られる利益がある。

【0092】また本例によればROM4 aに予め計算した係数マトリックスが格納されており、この伝送路特性推定部4で、最小2乗法により演算するときに、このROM4 aに予め計算して格納した係数マトリックスを使用するので、このときの演算処理回数が少なくて良くなり、それだけ高速に処理できる利益がある。

【0093】尚上述実施例においてはROM4aに係数マトリックスをテーブル化して格納したが、数9の連立方程式を解くにはこの係数マトリックスを先ずL・U分解してから解くのが一般的であるので、このROM4aに格納するデータをこの係数マトリックスをL・U分解した後の値としても良い。

【0094】この場合は更に演算処理回数が少なくてよく、更に高速処理ができる。

【0095】また一般にある行列とその逆行列とを掛けたときには単位行列となる。従って数9をこの係数マトリックスの逆行列と単位行列とを使用して解くことができるので、このROM4aに格納するデータをこの係数マトリックスの逆行列としても良い。

【0096】この場合係数マトリックスは上述の如く一 義的に決定されるので、これの逆行列も予め求めておく ことができる。例えば数12の逆行列は次の通りであ る。

【数13】

【0097】また本発明は上述実施例に限ることなく本 発明の要旨を逸脱することなく、その他種々の構成が採 り得ることは勿論である。

[0098]

【発明の効果】本発明によれば同期信号データを参照信号として、最小2乗法を用いて送信機と受信機との間のインパルス応答をモデル化しているので送信機と受信機との間のインパルス応答を一義的にモデル化でき、こうして決定されたモデルは最小2乗推定の意味において、誤差最小となるモデルであり、結果的に良好な等化特性が得られると共にROM4aに予め計算した係数マトリックス、そのU・V分解した値、又はこの係数マトリックスの逆行列を書き込んであり、この伝送路特性推定手段4で最小2乗法により演算するときにこのROM4aに予め計算して書き込んでおいた係数マトリックス、そのU・V分解した値又はこの係数マトリックス、そのU・V分解した値又はこの係数マトリックス、そのじ・V分解した値又はこの係数マトリックスの逆行列を使用するので、このときの演算処理回数が少なくて良くなり、それだけ高速に処理できる利益がある。

【図面の簡単な説明】

【図1】本発明ビタビ等化器の一実施例を示す構成図で ある。

- 【図2】図1の説明に供する流れ図である。
- 【図3】本発明の要部の説明に供する流れ図である。
- 【図4】ビタビ等化器を示す構成図である。

【図5】ビタビ等化器の説明に供する線図である。

- 【図6】ビタビ等化器の説明に供する線図である。
- 【図7】ビタビ等化器の説明に供する線図である。
- 【図8】一般化した伝送路等価モデルを示す線図である。


【図 9 】 具体化した伝送路等価モデルを示す線図であ る。

- 【図10】トレリス表現を示す線図である。
- 【図11】ビタビ等化器の論理ユニットを示す線図であ る。
- 【図12】メトリックの計算と生き残りパスを示す線図 である。
- 【図13】従来のビタビ等化器の説明に供する流れ図で ある。
- 【図14】ビタビ等化器の説明に供する流れ図である。
- 【図15】説明に供する線図である。
- 【図16】説明に供する線図である。


【符号の説明】

- 1 入力端子
- 2 ビタビ推定部
- 3 同期信号データ検出部
- 4 伝送路特性推定部
- 4 a ROM


【図5】



1 Frame: 4.615 msec 1 Slot: 156.25 bits




TB: Tail Bits GP: Guard Period




【図6】

【図1】




本発明ビタビ等化器の例




一般化した伝送路等価モデル

具体化した伝送路等偏モデル



【図4】




ビタビ等化器の例

[図7]


時間軸	チャンネ ルレスポ ンス(hi)	SYNC	受信信号	相互相関(xty)	自己相関 (x0)
-15 -14 -13 -12 -10 -8 -7 -6 -5 -4 -3 -10 12 3 4 5 6 7 8 9 10 11 11 11 11 11 11 11 11 11 11 11 11	0.80000 0 1.00000 0.30000	-1.00000 -1.00000	-0.80000 -0.80000 -0.80000 -0.20000 -1.80000 -0.50000 -1.50000 -0.50000 -2.10000 -1.50000 -1.50000 -1.50000 -1.50000 -1.50000 -1.50000 -2.10000 -0.10000 -2.10000 -0.50000 -1.50000 -1.50000 -1.50000 -1.50000 -1.50000 -0.50000 -1.50000 -0.30000 0.30000 0.30000	-0.08077 0.03846 -0.08077 -0.02308 0.04231 -0.30769 0.19615 -0.38462 0.11923 -0.17692 0.07692 0.07308 0.77692 -0.03462 1.00000 0.04231 0.23846 0.07308 -0.07692 0.08846 -0.33077 0.19615 -0.38462 0.11923 -0.11538 -0.03462 -0.11538 -0.03462 -0.19615 -0.38467 0.23077 -0.08077	-0.03846 -0.07692 -0.03846 0.0 -0.03846 0.0 0.11538 -0.38462 0.11538 0.0 -0.03846 -0.07692 0.11538 -0.03846 0.0 0.11538 -0.07692 -0.03846 0.0 0.11538 -0.07692 -0.03846 0.0 0.11538 -0.07692 -0.03846 0.0 0.11538 -0.07692 -0.03846 0.0 0.11538

【図12】



メトリックの計算と生き残りパス

【図10】




----- 入力=(+1)(H)

トリレス表現

【図15】

時間軸	チャンネルレポンス	Σ	Σ	Σ
	(hi)	5	1 1	2 1
-3 -2 -1 0 1 2	0.80000 0 1.00000 0 0.30000	0.8000 ×10° 0.8327 ×10 ⁻¹⁵ 0.1000 ×10° -0.2776 ×10 ⁻¹⁶ 0.3000 ×10°	0.8000 ×10° 0.0000 ×10° 0.1000 ×10° -0.1249 ×10° 0.3000 ×10°	0.8000 ×10° 0.6939 ×10-17 0.1000 ×10' 0.0000 ×10° 0.3000 ×10°

[図11]




ビタビ無化器の論理ユニット

【図16】

Σ	係数Mat (MPY)	右辺Vec (MPY)	L·l	J分解 (DIV)	前進及び (MPY)	1
5	7 5	2 5	3 0	1 0	. 20	5
1 1	165	5 5	3 0	1 0	2 0	5
2 1	3 1 5	1 0 5	3 0	1 0	2 0	5

【図13】



【図14】

